VME 통신

개발자 모드/통신

인생은직구 2021. 9. 5. 21:52

728x90

VMEBUS 읽기 / 쓰기주기

VMEbus 읽기 / 쓰기주기는 '표준'버스주기입니다. 다음과 같은 속성이 있습니다.

- '기본'데이터 전송주기입니다.

- 8, 16, 24 또는 32 비트의 데이터가 각주기 동안 전송 될 수 있습니다.

- 64 비트의 데이터는 읽기 / 쓰기 주기로 전송할 수 없습니다.

- 16, 24 또는 32 비트 주소 지정을 사용할 수 있습니다.

- 40 비트 및 64 비트 주소는 읽기 / 쓰기주기와 함께 사용할 수 없습니다.

표 1은 읽기 / 쓰기주기에 사용되는 VMEbus 신호를 보여줍니다. 이들은 주소, 데이터 및 제어 유형 신호로 그룹화됩니다.

그림 1은 일반적인 읽기주기 (주소 파이프 라이닝 포함)를 보여줍니다. 해당주기 동안 다음 활동이 발생합니다.

1. MASTER는 주소 (A01-A31), 주소 수정 자 (AM0-AM5) 및 LWORD *를 구동합니다. 이것은 어떤

SLAVE가 사이클에 응답해야 하는지를 나타냅니다.

2. MASTER는 IACK *를 무효화하여 인터럽트 확인주기가 아님을 나타냅니다.

3. MASTER는 주소 스트로브 AS *를 어설 션하여 유효한 주소가 있음을 나타냅니다.

4. MASTER는 WRITE *를 부정하여 읽기주기가 있음을 나타냅니다.

5. MASTER는 데이터 버스 D00-D31에서 데이터를 읽을 것으로 예상되는 위치를 표시하기 위해 데이터

스트로브 DS0 *, DS1 * 중 하나 또는 둘 다를 주장합니다.

6. 잠시 후 SLAVE는 데이터 버스 D00-D31을 구동합니다.

7. 데이터 버스가 안정되면 SLAVE는 데이터 전송 승인 (DTACK *)을 선언합니다. 또는 SLAVE는주기 중

에 오류 (패리티 오류 등)가 발생했음을 나타 내기 위해 버스 오류 (BERR *)를 어설 션하거나 SLAVE가

사용 중임을 나타 내기 위해 재시도 (RETRY *)를 어설 션 할 수 있습니다. MASTER는 나중에주기를

재 시도합니다.)

8. 잠시 후 MASTER는 D00-D31의 데이터를 래치합니다.

9. MASTER는 DS0 * / DS1 *를 부정하여 데이터를 래치했음을 나타냅니다.

10. SLAVE는 DTACK *를 부정하여 사이클이 완료되었음을 나타냅니다.

그림 1. 주소 파이프 라이닝을 사용한 읽기주기.

VMEbus 쓰기주기는 표시되지 않습니다. MASTER가 WRITE *를 주장하고 유효한 데이터를 버스에 배치한다는 점을 제외하면 읽기주기와 유사합니다. SLAVE는 DSA *가 MASTER에 의해 어설 션 된 후 데이터를 래치합니다.

728x90